Logic & Flip Flops-SN74LVC74APWR

Strand papucsésReteszÁltalánosan elterjedt digitális elektronikus eszközök, amelyek két stabil állapotúak, és amelyek információ tárolására használhatók, és egy flip-flop vagy retesz 1 bit információt tárolhat.

A flip-Flop (rövidítve FF), más néven bistabil kapu, vagy más néven bistabil flip-flop, egy digitális logikai áramkör, amely két állapotban tud működni.A flip-flopok addig maradnak állapotukban, amíg bemeneti impulzust kapnak, más néven triggert.Bemeneti impulzus vételekor a flip-flop kimenet állapota megváltozik a szabályoknak megfelelően, majd ebben az állapotban marad mindaddig, amíg újabb triggert nem kap.

Az impulzusszintre érzékeny retesz az óraimpulzus szintje alatt változtat állapotot, a retesz szintvezérelt tárolóegység, az adattárolás működése a bemeneti jel szintértékétől függ, csak akkor, ha a retesz a engedélyezési állapot, a kimenet megváltozik az adatbevitellel.A reteszelés különbözik a flip-floptól, nem reteszelő adat, a kimeneti jel a bemeneti jellel együtt változik, akárcsak a pufferen áthaladó jel;ha a reteszelő jel reteszelőként működik, az adatok zárolva lesznek, és a bemeneti jel nem működik.A reteszt átlátszó retesznek is nevezik, ami azt jelenti, hogy a kimenet transzparens a bemenet számára, ha az nincs reteszelve.

A különbség a retesz és a flip-flop között
A retesz és a flip-flop memória funkcióval rendelkező bináris tárolóeszközök, amelyek az egyik alapvető eszköz a különféle időzítő logikai áramkörök összeállításához.A különbség a következő: a retesz minden bemeneti jeléhez kapcsolódik, amikor a bemeneti jel megváltozik, a reteszelés megváltozik, nincs órakivezetés;A flip-flop-ot az óra vezérli, csak akkor generálja a kimenetet, ha az óra aktiválva van az aktuális bemenet mintavételezésére.Természetesen, mivel a retesz és a flip-flop is időzítési logika, a kimenet nem csak az aktuális bemenethez kapcsolódik, hanem az előző kimenethez is.

1. a reteszt szint, nem szinkronvezérlés váltja ki.A DFF-t az óraél és a szinkronvezérlés váltja ki.

2、retesz érzékeny a bemeneti szintre, és hatással van rá a huzalozási késleltetés, ezért nehéz biztosítani, hogy a kimenet ne okozzon sorját;A DFF kevésbé valószínű, hogy sorja keletkezik.

3. Ha gate áramköröket használ a reteszelés és a DFF felépítéséhez, a retesz kevesebb kapuerőforrást fogyaszt, mint a DFF, ami kiváló hely a reteszelés számára, mint a DFF.Emiatt a reteszelés integrálása ASIC-ben magasabb, mint a DFF-ben, az FPGA-ban viszont ennek az ellenkezője igaz, mivel az FPGA-ban nincs szabványos reteszelő egység, de van DFF egység, és egy LATCH-nak több LE-re van szüksége a megvalósításhoz.A retesz szintje kioldódik, ami egyenértékű az engedélyezési véggel, és aktiválás után (az engedélyezési szint idején) egyenértékű egy vezetékkel, amely a kimenettel változik. A kimenet a kimenettel változik.A nem engedélyezett állapotban az eredeti jel fenntartása, ami látható és flip-flop különbség, sőt, sokszor a retesz nem helyettesíti az ff-t.

4, reteszt lesz rendkívül összetett statikus időzítés elemzés.

5, jelenleg a reteszt csak a csúcskategóriás áramkörökben használják, például az Intel P4 CPU-jában.Az FPGA-nak van reteszelő egysége, a regiszter egység reteszelő egységként konfigurálható, a xilinx v2p kézikönyvben regiszter/reteszelő egységként lesz konfigurálva, a csatolás xilinx félszelet szerkezeti diagram.Más modellek és FPGA-gyártók nem mentek el ellenőrizni.--Személy szerint úgy gondolom, hogy a xilinx képes közvetlenül illeszteni az alterát, ez nagyobb gondot okozhat, néhány LE-vel azonban nem lehet minden szeletet így beállítani, az altera egyetlen DDR interfészén van egy speciális reteszelő egység, általában csak nagy sebességű áramkört fognak használni a retesz kialakításában.Az altera LE nem reteszelő szerkezete, és ellenőrizze az sp3 és sp2e, és más, hogy ne ellenőrizze, a kézikönyv szerint ez a konfiguráció támogatott.Az alteráról szóló wangdian kifejezés helyes, az altera ff-je nem konfigurálható reteszelésre, egy keresőtáblát használ a retesz megvalósításához.

Az általános tervezési szabály a következő: kerülje a reteszelést a legtöbb mintánál.ez lehetővé teszi, hogy tervezze az időzítés kész, és ez nagyon rejtett, nem veterán nem találja.retesz a legnagyobb veszély az, hogy nem szűrjük ki a sorját.Ez rendkívül veszélyes az áramkör következő szintjére.Ezért, amíg használhatja a D flip-flop helyet, ne használja a reteszt.