Termékjellemzők

A költségek a 3D-s csomagolt chipek egyik fő problémája, és a Foveros lesz az első alkalom, hogy az Intel nagy mennyiségben gyártja azokat vezető csomagolási technológiájának köszönhetően.Az Intel ugyanakkor azt állítja, hogy a 3D Foveros-csomagokban gyártott chipek árban rendkívül versenyképesek a szabványos chip-kialakításokkal szemben – és bizonyos esetekben olcsóbbak is lehetnek.

Az Intel úgy tervezte a Foveros chipet, hogy a lehető legolcsóbb legyen, és továbbra is megfeleljen a vállalat által kitűzött teljesítménycéloknak – ez a legolcsóbb chip a Meteor Lake csomagban.Az Intel még nem osztotta meg a Foveros összekötő / alaplapka sebességét, de azt mondta, hogy az összetevők néhány GHz-en futhatnak passzív konfigurációban (ez a kijelentés arra utal, hogy létezik a közvetítő réteg aktív verziója. Az Intel már fejleszt ).Így a Foveros nem követeli meg a tervezőtől, hogy kompromisszumot kössön a sávszélesség vagy késleltetési korlátok tekintetében.

Az Intel azt is várja, hogy a dizájn teljesítménye és költsége tekintetében is jól skálázható legyen, ami azt jelenti, hogy más piaci szegmensek számára speciális dizájnt vagy a nagy teljesítményű változat változatait kínálhatja.

A fejlett csomópontok tranzisztoronkénti költsége exponenciálisan növekszik, ahogy a szilíciumchip-eljárások közelednek határaikhoz.Új IP-modulok (például I/O interfészek) kisebb csomópontokhoz való tervezése pedig nem sok megtérülést biztosít.Ezért a nem kritikus csempék/chipletek újrafelhasználása „elég jó” meglévő csomópontokon időt, költséget és fejlesztési erőforrásokat takaríthat meg, nem beszélve a tesztelési folyamat egyszerűsítéséről.

Egyetlen chip esetén az Intelnek egymás után kell tesztelnie a különböző chipelemeket, például a memóriát vagy a PCIe interfészt, ami időigényes folyamat lehet.Ezzel szemben a chipgyártók kis chipeket is tesztelhetnek egyidejűleg, hogy időt takarítsanak meg.a borítók előnyt jelentenek az adott TDP-tartományokhoz való chipek tervezésében is, mivel a tervezők testreszabhatják a különböző kis chipeket a tervezési igényeiknek megfelelően.

A legtöbb ilyen pont ismerősen hangzik, és mind ugyanazok a tényezők, amelyek 2017-ben az AMD-t a lapkakészlet útjára vezették. Nem az AMD volt az első, aki chipkészlet-alapú tervezést alkalmazott, de ez volt az első nagy gyártó, aki ezt a tervezési filozófiát alkalmazta. sorozatgyártású modern chipek, amihez úgy tűnik, hogy az Intel egy kicsit későn jött.Az Intel javasolt 3D-s csomagolási technológiája azonban sokkal összetettebb, mint az AMD szerves köztes réteg alapú tervezése, amelynek előnyei és hátrányai egyaránt vannak.

A különbség végül a kész lapkákban is megmutatkozik majd, az Intel szerint az új 3D-s egymásra rakott Meteor Lake chip várhatóan 2023-ban lesz elérhető, az Arrow Lake és a Lunar Lake pedig 2024-ben.

Az Intel azt is közölte, hogy a Ponte Vecchio szuperszámítógép-chip, amely több mint 100 milliárd tranzisztorral fog rendelkezni, várhatóan a világ leggyorsabb szuperszámítógépe, az Aurora középpontjában áll majd.