Merrillchip Új és eredeti raktáron Elektronikus alkatrészek integrált áramkör IC DS90UB928QSQX/NOPB

1.

Az FPDLINK a TI által tervezett nagy sebességű differenciálátviteli busz, amelyet főként képadatok, például kamera- és kijelzőadatok továbbítására használnak.A szabvány folyamatosan fejlődik, a 720P@60fps képeket továbbító eredeti vonalpártól a jelenlegi 1080P@60fps átviteli képességig, a későbbi chipek pedig még nagyobb képfelbontást támogatnak.Az átviteli távolság is nagyon hosszú, eléri a 20 métert, így ideális autóipari alkalmazásokhoz.

Az FPDLINK nagy sebességű előremenő csatornával rendelkezik a nagy sebességű képadatok és a vezérlőadatok egy kis részének továbbítására.Van egy viszonylag kis sebességű visszafelé irányuló csatorna is a visszirányú vezérlési információk továbbítására.Az előre és visszafelé irányuló kommunikáció kétirányú vezérlőcsatornát alkot, ami az FPDLINK-ben található I2C okos tervezéséhez vezet, amelyet ebben a cikkben tárgyalunk.

Az FPDLINK egy sorosítóval és egy deszerializálóval párosítva használatos, a CPU az alkalmazástól függően a sorosítóhoz vagy a deszerializálóhoz is csatlakoztatható.Például egy kameraalkalmazásban a kamera érzékelője csatlakozik a szerializálóhoz, és adatokat küld a deszerializálónak, míg a CPU fogadja a deszerializálótól küldött adatokat.Egy megjelenítő alkalmazásban a CPU adatokat küld a sorosítónak, a deszerializáló pedig megkapja az adatokat a sorosítótól, és elküldi az LCD képernyőre megjelenítés céljából.

2.

A CPU i2c-je ezután csatlakoztatható a szerializáló vagy a deszerializáló i2c-jéhez.Az FPDLINK chip fogadja a CPU által küldött I2C információkat, és az FPDLINK-en keresztül továbbítja az I2C információt a másik véghez.Mint tudjuk, az i2c protokollban az SDA szinkronizálása SCL-n keresztül történik.Általános alkalmazásokban az adatok az SCL felfutó élén vannak rögzítve, ami megköveteli, hogy a master vagy slave készen álljon az SCL lefutó élére vonatkozó adatokra.Viszont az FPDLINK-ben, mivel az FPDLINK átvitel időzített, nincs probléma, amikor a master küld adatokat, legfeljebb a slave néhány órával később kapja meg az adatokat, mint a mester, de akkor van probléma, ha a slave válaszol a masternek Például, amikor a slave ACK-vel válaszol a masternek, amikor az ACK-t küldik a masternek, az már későbbi, mint a slave által küldött idő, azaz már átesett az FPDLINK késleltetésen, és lehet, hogy lemaradt az emelkedésről. az SCL széle.

Szerencsére az i2c protokoll figyelembe veszi ezt a helyzetet.Az i2c spec egy i2c stretch nevű tulajdonságot ad meg, ami azt jelenti, hogy az i2c slave le tudja húzni az SCL-t az ACK küldése előtt, ha az nem áll készen, így a master meghibásodik, amikor megpróbálja felhúzni az SCL-t, így a master továbbra is megpróbálja húzza fel az SCL-t és várja meg a, Ezért az i2c hullámforma elemzésekor az FPDLINK Slave oldalán azt fogjuk tapasztalni, hogy minden alkalommal, amikor a slave cím részt elküldi, csak 8 bit van, és az ACK-re később válaszol.

A TI FPDLINK chipje teljes mértékben kihasználja ezt a funkciót, ahelyett, hogy egyszerűen továbbítaná a vett i2c hullámformát (azaz a küldővel azonos átviteli sebességet tartana), a fogadott adatokat az FPDLINK chipen beállított átviteli sebességgel továbbítja újra.Ezt ezért fontos megjegyezni, amikor az i2c hullámformát elemezzük az FPDLINK Slave oldalán.A CPU i2c adatátviteli sebessége 400K lehet, de az FPDLINK slave oldalon az i2c adatátviteli sebessége 100K vagy 1M, az FPDLINK chip SCL magas és alacsony beállításaitól függően.